

目录

目录.....	1
第一部分：前言.....	2
一、总体介绍.....	2
二、差异对比手册的整体架构介绍.....	2
第二部分：SC92F8003B 与 SC92F8003 差异对照.....	3
一、芯片资源和使用差异对照.....	3
二、硬件电路设计差异对照.....	4
三、烧录软件设置项的差异.....	5
第三部分：外设差异说明.....	6
一、FLASH ROM 和 SRAM.....	6
二、LRC.....	7
规格更改记录.....	8

第一部分：前言

一、总体介绍

本技术手册是赛元提供的一份 SC92F8003B 和 SC92F8003 差异对比手册。目的是为了用户花较少的时间清楚 SC92F8003B 与 SC92F8003 两种芯片之间的差异。本差异对比手册将对二者区别进行说明，包括芯片的资源差异、硬件设计差异、烧录配置项差异等。芯片的详细规格说明请参考 SC92F8003B 与 SC92F8003 数据手册及其范例程序。

- 本技术手册适用芯片： SC92F8003B 与 SC92F8003
- SC92F8003B 与 SC92F8003 数据手册、工具及示例代码下载网址：<https://www.socmcu.com/>

二、差异对比手册的整体架构介绍

赛元 SC92F8003B 和 SC92F8003 差异对比手册包括以下几个部分：

- **芯片资源差异对照：**以表格的方式罗列了 SC92F8003B 与 SC92F8003 在 IC 资源上的主要差异点。
- **硬件电路设计差异对照：**对 SC92F8003B 与 SC92F8003 的硬件差异进行说明，方便用户进行硬件设计与改动。
- **烧录软件设置项差异：**以表格的方式罗列了 SC92F8003B 与 SC92F8003 烧录器 Option 配置项的差异。
- **外设差异：**罗列了外设之间的差异。

第二部分：SC92F8003B 与 SC92F8003 差异对照


一、芯片资源和使用差异对照

	SC92F8003B	SC92F8003
内核	增强型 高速 1T 8051	增强型 高速 1T 8051
烧录方式	tCLK+tDIO+VDD+VSS (2 线烧写仿真)	tCLK+tDIO+VDD+VSS (2 线烧写仿真)
工作电压	2.4V ~ 5.5V	2.4V ~ 5.5V
工作温度	-40 ~ 85°C	-40 ~ 85°C
工作电流	8.0mA @ 16M	7.8mA @ 16M
ROM	16KB APROM (可 IAP 操作)	16KB APROM (可 IAP 操作)
EEPROM	独立的 128Byte	独立的 128Byte
SRAM	内部 256Byte + 外部 768Byte	内部 256Byte + 外部 768Byte
IO	18 (70mA 大灌电流驱动)	18 (70mA 大灌电流驱动)
Timer	3 个 16bit Timer	3 个 16bit Timer
PWM	7 通道 10bit PWM (互补带死区)	7 通道 10bit PWM (互补带死区)
ADC	8 通道 12bit ± 2 LSB	8 通道 12bit ± 2 LSB
UART	UART0 + UART1(SS1 选择 UART 模式)	UART0 + UART1(SS1 选择 UART 模式)
SPI	标准 SPI (SSI 选择 SPI 模式)	标准 SPI (SSI 选择 SPI 模式)
IIC	TWI (SSI 选择 TWI 模式, 只能做从机)	TWI (SSI 选择 TWI 模式, 只能做从机)
复位	LVR/WDT/POR/RESET	LVR/WDT/POR/RESET
低功耗	STOP 模式 < 1 μ A	STOP 模式 < 1 μ A
HRC	16M, 可分频为 8/4/1.33M	16M, 可分频为 8/4/1.33M
LRC	32kHz(软件无差异, 功耗更低)	128kHz
Crytal	2MHz-16MHz	2MHz-16MHz
UID	96BIT(芯片唯一识别码)	无
JTAG_IO	烧录口可设置固定 JTAG 实现带电仿真烧录	无
ESD	5000V @HBM	5000V @HBM
EFT	± 4000 V	± 4000 V
封装	TSSOP20/QFN20	TSSOP20/QFN20


注：OPTION 相关 SFR 中，两颗芯片的 OP_CTM1(C2H@FFH) 寄存器存在差异：SC92F8003B 的 bit4 控制 DISJTG，SC92F8003 的 bit4 无含义。建议用户在编写程序时采用与或操作的方式给寄存器赋值，不要使用直接赋值的方式给寄存器赋值，以免误改到别的 bit。

二、硬件电路设计差异对照

SC92F8003B 与 SC92F8003 管脚配置图如下：



SC92F8003B 管脚配置图（TSSOP20）



SC92F8003 管脚配置图（TSSOP20）

可以看出，SC92F8003B 与 SC92F8003 在硬件管脚和功能**完全兼容**，用户**无需更改任何设计**。

注：SC92F8003B 的烧录口可以通过烧录 OPTION 设置为 JTAG 专用口，芯片无需重新上下电即可直接进入烧录或仿真模式，既可以实现带电烧录仿真，如用户开发阶段有带电烧录仿真需求时可以设置 JTAG，量产设置为 NORMAL。默认设置为 NORMAL，即和 SC92F8003 一致。

三、烧录软件设置项的差异


Option 设置	SC92F8003B	SC92F8003
WDT	可配置: Disable, Enable 默认配置: Disable	可配置: Disable, Enable 默认配置: Disable
Enable XTIPLL	可配置: Disable, Enable 默认配置: Disable	可配置: Disable, Enable 默认配置: Disable
System clock	可配置: Fosc/1, Fosc/2, Fosc/4, Fosc/12 默认配置: Fosc/2	可配置: Fosc/1, Fosc/2, Fosc/4, Fosc/12 默认配置: Fosc/2
P1.7	可配置: Normal, Reset pin 默认配置: Normal	可配置: Normal, Reset pin 默认配置: Normal
LVR	可配置: 4.3V, 3.7V, 2.9V, 2.3, LVR invalid 默认配置: 4.3V	可配置: 4.3V, 3.7V, 2.9V, 2.3, LVR invalid 默认配置: 4.3V
Vref	可配置: VDD, Internal 2.4 默认配置: VDD	可配置: VDD, Internal 2.4 默认配置: VDD
IAP range	可配置: EEPROM only, Code region:last 0.5K, Code region:last 1K, Code:all 默认配置: EEPROM only	可配置: EEPROM only, Code region:last 0.5K, Code region:last 1K, Code:all 默认配置: EEPROM only
External crystal	可配置: Higher than 12 MHz, under 12 MHz 默认配置: Higher than 12 MHz	可配置: Higher than 12 MHz, under 12 MHz 默认配置: Higher than 12 MHz
DISJTG	可配置: Normal, JTAG 默认配置: Normal	无

注: SC92F8003B 与 SC92F8003 的 option CRC 和工程校验和均有差异, 两颗芯片在做 code 移植时需要注意重新生成烧录文件。


第三部分：外设差异说明

一、FLASH ROM 和 SRAM

SC92F8003B 的 Flash ROM 和 SRAM 结构如下：




Flash ROM 结构图




SRAM 结构图

SC92F8003 的 Flash ROM 和 SRAM 结构如下：



Flash ROM 结构图



SRAM 结构图

SC92F8003B 与 SC92F8003 存储器的主要差异表如下：

存储器	SC92F8003B	SC92F8003	备注
UID	96bit 芯片唯一识别码	无	可以利用唯一码对软件加密

二、LRC

SC92F8003B 内建一个频率为 32kHz 的 RC 振荡电路，作为低频时钟定时器 Base Timer 和 WDT 的时钟源。该振荡器直接连接一个 Base Timer，可以把 CPU 从 STOP mode 唤醒，并且产生中断。

时钟	SC92F8003B	SC92F8003	备注
低速内部 RC 振荡器	LRC, 32KHz	LRC, 128KHz	内建时钟 32K, 功耗更省; 软件无需更改

规格更改记录

版本	记录	日期
V1.0	初版	2023 年 8 月